beckhoff倍福ET1810 节点授权,可在一个从站点自由设置 EtherCAT IP 核。该授权报价包含一年维护和更新费用。目标硬件:所选的 Altera 设备;
采用 EtherCAT IP 核,可以在一个 FPGA(现场可编程门阵列 - 即一个包含可编程逻辑组件的功能块)上实现 EtherCAT 通讯功能和专用功能。EtherCAT 功能可自由配置。可将 IP 核集成到自己的 FPGA 设计中,并提供 Avalon(Altera)或 OPB(Xilinx)接口与软核处理器通讯。物理接口和内部功能可调,例如 FMMU 和同步管理器数量、DPRAM 大小等等。过程数据接口(PDI)和分布式时钟也是可配置的。其中包含的各个功能都与 EtherCAT 规范和 EtherCAT ASIC 芯片(ET1100,ET1200)兼容。
所需逻辑单元的数量取决于所选的配置:
Altera IP 核:
32 位数字量 I/O,1 kB RAM,不带分布式时钟,带 FMMU 和同步管理器,约 6,300 个逻辑单元
16 位 μC 接口,60 kB RAM,带分布式时钟,8 个 FMMU 和 8 个同步管理器,约 23,000 个逻辑单元
Xilinx IP 核:
32 位数字量 I/O,1 kB RAM,不带分布式时钟,带 FMMU 和同步管理器,约 3,700 个逻辑片(Spartan-3E)
16 位 μC 接口,60 kB RAM,带分布式时钟,8 个 FMMU 和 8 个同步管理器,约 14,000 个逻辑片(Spartan-3E)
beckhoff倍福EtherCAT Altera IP 核可以与下列 FPGA 配套使用:Cyclone、Cyclone II、Cyclone III*、Stratix、Stratix III*(* = 近期将推出)
EtherCAT Xilinx IP 核可以与下列 FPGA 配套使用:Spartan-3、Spartan-3E、Spartan-3A、Virtex-II、Virtex-II Pro、Virtex-II Pro X、Virtex-4 和 Virtex-5。
可配置属性 ET1810, ET1815
PHY 接口 2 个端口 (MII oder RMII)
FMMUs 0…8
同步管理器 0…8
DPRAM 1…60 kbyte
分布式时钟 2 个同步输出,2 个锁存输入(32/64 位)
过程数据接口 32 位数字量 I/O,SPI,8/16 位异步 μC 接口,Avalon(Altera)/OBP(Xilinx)接口
订货信息 描述
ET1810 节点授权,可在一个从站点自由设置 EtherCAT IP 核。该授权报价包含一年维护和更新费用。目标硬件:所选的 Altera 设备
ET1810-0010 通过一个工作站实现 Altera节点锁定授权(ET1810)扩展
ET1810-0020 用于节点锁定授权(ET1810)一年的更新维护
ET1812 EtherCAT IP 核授权,适用于 Altera FPGA 浮点授权摂
ET1812-0010 在 ET1812 执行的计算机外再扩展一个工作站
ET1812-0020 用于浮点授权(ET1812)一年的更新维护
ET1815 节点授权,可在一个从站点自由设置 EtherCAT IP 核。该授权报价包含一年维护和更新费用。目标硬件:所选的 Xilinx 设备
ET1815-0010 通过一个工作站实现节点锁定授权(ET1815)扩展
ET1815-0020 用于节点锁定授权(ET1815)一年的更新维护
ET1817 EtherCAT IP 核授权,适用于 Xinlinx FPGA浮点授权摂
ET1817-0010 通过一个工作站实现浮点授权(ET1817)扩展
ET1817-0020 用于浮点授权(ET1817)一年的更新维护